Juha
Plosila
professori, robotiikka ja autonomiset järjestelmät
Head of the Robotics and Autonomous Systems Unit
Linkit
Julkaisut
A Stacked Mesh 3D NoC Architecture Enabling Congestion-Aware and Reliable Inter-Layer Communication (2011)
Proceedings: Euromicro Workshop on Parallel and Distributed Processing
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))
Congestion Aware, Fault Tolerant, and Thermally Efficient Inter-Layer Communication Scheme for Hybrid NoC-Bus 3D Architectures (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Hierarchical Agent Monitoring Design Platform towards Self-aware and Adaptive Embedded Systems (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Tree-Model Based Contention-Aware Task Mapping on Many-Core Network-on-Chips. (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Boosting Performance of Self-Timed Delay-Insensitive Bit Parallel On-Chip Interconnects (2011)
IET Circuits, Devices and Systems
(Vertaisarvioitu alkuperäisartikkeli tai data-artikkeli tieteellisessä aikakauslehdessä (A1))
Exploring Partitioning Methods for 3D Networks-on-Chip Utilizing Adaptive Routing Model (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Power-Aware Architecture for 3D Networks-on-Chip (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Thermal Modeling and Analysis of Advanced 3D Stacked Structures (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))A Dynamic Fault-Tolerant Remapping Algorithm Based on Tree-Model of Network-on-Chip (2010)
Proceedings : Design, Automation, and Test in Europe Conference and Exhibition
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))
BBVC-3D-NoC: An Efficient 3D NoC Architecture Using Bidirectional Bisynchronous Vertical Channels (2010)
IEEE Computer Society Annual Symposium on VLSI
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))