Hannu
Tenhunen
dosentti, matemaattis-luonnontieteellinen tiedekunta
Prof. Dr.h.c. Prof.h.c. Ph.D. M.Sc. EE
Ota yhteyttä
+358 29 450 2809
+358 40 513 6563
Joukahaisenkatu 3-5
20520
Turku
Julkaisut
Enhancing Performance Sustainability of Fault Tolerant Routing Algorithms in NoC-Based Architectures (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Exploring DRAM Last Level Cache for 3D Network-on-Chip Architecture (2011)
Advanced Materials Research
(Vertaisarvioitu alkuperäisartikkeli tai data-artikkeli tieteellisessä aikakauslehdessä (A1))
A reconfigurable and adaptive routing method for fault-tolerant mesh-based networks-on-chip (2011)
AEÜ - International Journal of Electronics and Communications / Archiv für Elektronik und Übertragungstechnik
(Vertaisarvioitu alkuperäisartikkeli tai data-artikkeli tieteellisessä aikakauslehdessä (A1))
Hierarchical Agent Based NoC with DVFS Techniques (2011)
International Journal of Design, Analysis and Tools for Integrated Circuits and Systems
(Vertaisarvioitu alkuperäisartikkeli tai data-artikkeli tieteellisessä aikakauslehdessä (A1))
Optimal Number and Placement of Through Silicon Vias in 3D Network-on-Chip (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Insight into the Requirements of Self-aware, Adaptive and Reliable Embedded Sub-systems of Satellite Spacecraft (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))A Low-Cost Processing Element Recovery Mechanism for Fault Tolerant Networks-on-Chip (2011)
(Vertaisarvioitu artikkeli konferenssijulkaisussa (A4))Boosting Performance of Self-Timed Delay-Insensitive Bit Parallel On-Chip Interconnects (2011)
IET Circuits, Devices and Systems
(Vertaisarvioitu alkuperäisartikkeli tai data-artikkeli tieteellisessä aikakauslehdessä (A1))